Page 12 - System on Package_ Miniaturization of the Entire System
P. 12

x    Co n t e n t s


                            2.5  Summary   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    76
                               References   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    76

                       3  Stacked ICs and Packages (SIP)   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    81

                           3.1  SIP Definition   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    82

                               3.1.1 Definition   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    82
                               3.1.2  Applications   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    82
                               3.1.3  CEO Figure and SIP Categories   . . . . . . . . . . . . . . . . . . . . .    82
                            3.2  SIP Challenges   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    85
                               3.2.1  Materials and Process Challenges   . . . . . . . . . . . . . . . . . . .    85
                               3.2.2  Mechanical Challenges   . . . . . . . . . . . . . . . . . . . . . . . . . . . .    87
                               3.2.3  Electrical Challenges   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    88
                               3.2.4  Thermal Challenges   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    89
                            3.3  Non-TSV SIP   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    93
                               3.3.1  Historical Evolution of Non-TSV SIP   . . . . . . . . . . . . . . . .    93
                               3.3.2  Chip Stacking   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    96
                               3.3.3  Package Stacking   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   113
                               3.3.4  Chip Stacking versus Package Stacking  . . . . . . . . . . . . . . .   120
                            3.4  TSV SIP   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   121
                               3.4.1  Introduction   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   121
                               3.4.2  Historical Evolution of 3D TSV Technology   . . . . . . . . . .   124
                               3.4.3  Basic TSV Technologies   . . . . . . . . . . . . . . . . . . . . . . . . . . . .   126
                               3.4.4  Different 3D Integration Technologies using TSV   . . . . .   134
                               3.4.5  Si Carrier Technology   . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   141
                            3.5  Future Trends   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   143
                               Acknowledgments   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   144
                               References   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   144

                       4  Mixed-Signal (SOP) Design    . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   151
                            4.1  Introduction   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   152
                               4.1.1  Mixed-Signal Devices and Systems   . . . . . . . . . . . . . . . . .   153
                               4.1.2  Importance of Integration in Mobile Applications   . . . . .   155
                               4.1.3  Mixed-Signal Architecture   . . . . . . . . . . . . . . . . . . . . . . . . .   156
                               4.1.4  Mixed-Signal Design Challenges   . . . . . . . . . . . . . . . . . . .   157
                               4.1.5  Fabrication Technologies   . . . . . . . . . . . . . . . . . . . . . . . . . .   159
                            4.2  Design of Embedded Passives in RF Front End   . . . . . . . . . . . . .   160
                               4.2.1  Embedded Inductors   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   161
                               4.2.2  Embedded Capacitors   . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   166
                               4.2.3  Embedded Filters   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   167
                               4.2.4  Embedded Baluns   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   171
                               4.2.5  Filter-Balun Networks   . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   175
                               4.2.6  Tunable Filters   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   178
                            4.3  Chip-Package Codesign   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .   180

                               4.3.1 Low Noise Amplifier Design   . . . . . . . . . . . . . . . . . . . . . . .   181
                               4.3.2  Concurrent Oscillator Design   . . . . . . . . . . . . . . . . . . . . . .   184
                            4.4  Design of WLAN Front-End Module   . . . . . . . . . . . . . . . . . . . . . .   191
   7   8   9   10   11   12   13   14   15   16   17